大 中 小 文字サイズ
| ログイン|English

チップ

ヒートシンクの熱モデル

ヒートシンクは電子システムの能動機器と受動機器に発生した熱を周辺環境に逃がす働きを担います。熱流と熱分布を計算し可視化した事例をご紹介します。CST MPHYSICS STUDIOでは定常熱と過渡熱、どちらのシミュレーションも実行できます。

プリント基板のシグナルインテグリティ解析

CST PCB STUDIOによるシグナルインテグリティ(SI)解析をご紹介します。レイヤスタックアップの定義とモデリング機能について説明しています。SI解析に必要な送受信にはIBISモデルを使用します。IBISモデルの使用により回路に負荷を作成する手間が省け、シミュレーション設定の省力化と共に精度向上を図ることができます。

システムインパッケージ(SiP)の時間領域解析

CST MW STUDIO時間領域ソルバーによるSiPモデルの解析事例です。Sパラメータと電磁界分布を計算するほか、10GHzと20GHzとノイズ信号を入力してシステム応答を評価します。また実装基板を含むシミュレーションにより、基板の影響を確認します。

プリント基板のシグナルインテグリティとパッケージ設計

Avago Technologies, Inc. のZ. Shen氏によるプレゼンテーション(Innovations 2009 workshop series)。オプティカル トランシーバーシステムにおけるASICチップ間の高速伝送の解析事例です。(英語音声:28分)

ICパッケージのシミュレーション

標準的なICパッケージの寄生効果を解析した事例です。CST MW STUDIOはクロストークや信号遅延の解析を周波数領域と時間領域で行います。解析により求めたSパラメータと等価なRLC回路モデルを抽出する機能を備え、その回路モデルを使用して論理回路シミュレーションを行うことができます。

多層基板のクロストークシミュレーション

今日の基板設計では、トランジスタを高密度に集積し、モデムのスイッチング周波数がGHz帯を超えています。帯域幅要求が増えるとインターコネクトの電気特性によってディジタル信号の伝搬品質が頭打ちになるなどの影響を受けます。また、信号の乱れにより不要な電磁干渉が増大し、EMC問題が生じる可能性があります。複雑な多層基板についてシミュレーションと測定を行った事例の要約をご紹介します。

多層パッケージのSI解析

CST Dadence Linkを利用してCadence(R) Allegro(R)からインポートした多層パッケージのシグナルインテグリティ(SI)を解析した事例です。CST MW STUDIOとCST DESIGN STUDIOを使用する標準的なワークフローの設定とシミュレーションをご紹介します。シミュレーション結果と測定結果の比較も行っています。

このサイトの記載内容の著作権は株式会社エーイーティーまたは情報提供者に帰属しています。記事や写真等のコンテンツ、データなどは、私的利用の範囲内で使用し、無断転載、無断コピーなどはおやめください。私的利用の範囲を超えるご使用の場合は、当社の承諾が必要な場合があります。

〒215-0033 神奈川県川崎市麻生区栗木2-7-6
TEL:044-980-0505(代表) FAX:044-980-1515
総合お問合わせ:info@aetjapan.com URL:http://www.aetjapan.com