本資料はCST PCB STUDIO(CST PCBS)によるシグナルインテグリティ(SI)のモデリングとシミュレーションに関して、主に多層構造の定義とモデリング機能に焦点を当てて説明します。SI解析では送信側と受信側のモデルがそれぞれ必要ですが、ここではIBISモデルを使用してシミュレーションを行います。IBIS(I?O Buffer Information Specification)は多くのIC製造業者に使用されている標準的なモデルです。これを使用することにより回路図に負荷を作成する手間を省くことができ、結果的にシミュレーションを素早くセットアップし精度を向上させることができます。
この事例では現実のボードの一部を抜き取ったPCBレイアウトを使用します。層の数も、オリジナルの8層を7層に減らしています(理由は開示されず)。図1の左側にはマイクロコントローラ「IC100」が、右側には目盛チップ「IC200」、「IC201」、「IC202」、「IC203」があります。「IC202」と「IC203」は底側に配置されており、図では隠れて見えません。
この部品にはアドレスバスやデータバスのnetが接続しています。中央には多数の抵抗アレイがあって、5つのICの接続部を分断しています。例を挙げると、net「DATA(0)」はIC200のpin2とIC202のpin2と抵抗アレイR709のpin5を接続しています。またnet「net3983」は、抵抗アレイR709のpin4とIC100のpin U20 を接続しています。上記の接続を示すPCBSのナビゲーションツリー部分を図2に示します。
ボードのマイクロコントローラと4つのメモリチップはFreescaleとMicronの製品で、それぞれホームページからIBISファイル「mpc52001.ibs」と「t37z_it.ibs」をダウンロードし、使用しています。
モデリングとシミュレーションを始める前に、ボード特性を決定します。寄生抵抗、インダクタンス、キャパシタンス、導体損失は、材質、層の厚さと間隔によって大きく変わりますから、この決定は非常に重要です。ボード特性は、Layer Stackupマネージャーで定義します(図3)。
次にnetについてシグナルインテグリティ解析を行います:ADDR(5)、ADDR(6)、ADDR(7)、ADDR(8)、ADDR(9)。PCBSは、レジスタアレイR706の裏側のnet7695、net7696、net7697、net7698、net7699も自動的に選択します。図4は、選択したnetが強調表示されています。
CST PCBSのシミュレーションモデル作成過程では、ボードを断面に沿って自動的にサブセクションに分割した後、2D電磁界ソルバーがラインパラメータR、L、C、Gを計算します。このモデリングプロセスは通常ごく短時間(数秒から数分の間)で終了します。
伝送線路の断面を経路ごとに表示することができます。図5はその一例で、IC200とIC201の間の領域の断面です。第3層に7本の信号線路があり、2枚のグランドプレーンに挟まれています。グランドプレーンとの間隔は、第4層の方が第2層よりも近くなっています。7本の線路は、Layer Stackupダイアログで定義した通り、誘電体の下方向(Below)にエンベッドされています(図3のパラメータFill参照)。
シグナルインテグリティ解析用の回路を図6に示します。中央にはCST PCB伝送線路モデルブロック、そのほか抵抗アレイ(右下)と22個のIBISブロック(左と右上)を配置しています。IBISブロックのうち2つは送信モデル(左上)、残りは受信モデルです。全体で25のICピン、10の抵抗ピンがあります。
上記の回路について0-80 nsの時間領域(トランジェント)シミュレーションを行いました。入力信号のパルス幅は10 ns、パルス持続時間は20 nsです。立ち上がり?立ち下り時間は、IBISモデルから自動的に得られるため、指定する必要はありません。7つのプローブを定義し、入力側(IC100:pin C19?C20)と出力側(IC201:pin 36 ?37 ?38 ? 39 ? 40)で信号をモニターします。
すべての入出力信号をまとめて表示したプロットを図7に示します。上下に信号の乱れが見られます。
図8は図7の詳細図です。興味深いことに、V_IC100_C19は強い信号であるにもかかわらず、IC100-19(赤)からIC201-38(橙)へのクロストークは0に近い値を示しています。10 nsから11 ns付近で、突然V_IC201_38が僅かに増加していますが、これはIC100-C20の入力信号が10 nsの遅延の後に励起され、その信号経路が前記のV_IC100_C19の経路より近くにあるためクロストークが認められたものです。
ここでのSI解析の目的は、クロストークを可能な限り低減し、受信側のピンにおける信号品質を改善することにあります。シミュレーションソフトウェアではPCBレイアウトと回路のどちらも容易に変更することができますから、上記の改善を果たすのは難しくありません。回路に改修を加えた後のシミュレーション結果を図9に示します。信号はまだ完全ではありませんが、下側の乱れは明らかに減少しています。
CST PCB STUDIOを用いたシグナルインテグリティ解析を紹介しました。一般によく用いられているEDAツール(Cadence、Mentor、図研など)からPCBレイアウトをシングルクリックでインポートして、結合インダクタンスやキャパシタンスなどの寄生効果を高性能のソルバーで計算し、クロストーク効果を観測することができます。ボードの送信⁄受信などの能動素子モデルにはIBISモデルを利用します。手軽にWhat-if分析を行い、シグナルインテグリティの最適解を素早く求めることができます。
まずはお気軽にご相談ください。
解析目的や現在直面している課題などお聞かせください。