5セクション=マイクロストリップ・ヘアピンフィルタ

回路シミュレーションを使用したフィルタ設計をご紹介します。題材はT分岐や結合線路を含むマイクロストリップRF部品で構成されたヘアピン型フィルタです。CST DESIGN STUDIO（CST DS）で作成したフィルタ回路を図1に示します。

フィルタの最適化を行うための設定として、RF部品にはそれぞれ形状パラメータを定義します。図2は、そうして設定した部品のプロパティの一部を示します。

フィルタチューニングは、概算の寸法で作成された共振回路の最適化から始めます。まず、ひとつのヘアピン部について群遅延を計算します。群遅延はS11の位相の導関数として求められます。群遅延カーブのピーク値はチェビシェフ応答などによって与えられる群遅延の理論値に一致しますが、そのピーク位置を周波数範囲の中央周波数に合わせる必要があります。この方法による最適化は、少しの変数を最適化すればよい利点があります。最初のヘアピンでは、片側の給電マイクロストリップの位置により結合の帯域幅が決まります。また共振自体もU型ヘアピンの長さにより変化します。図3は二番目のヘアピンのチューニング途中の回路を示します。

チューニングを完了した3つのヘアピン部に対しミラー操作を行って残りの部分を作成し、全体のフィルタ回路を形成します。このフィルタ回路についてシミュレーションを実行します。その結果得られるフィルタ性能はまだ最善ではありませんが、最適化の初期値にするには十分に良好です。最適化後のフィルタ応答を図4に示します。結合U型部の長さとギャップを中心に、合計9つの変数について最適化を行いました。初期値が最適値に近い値であったため、計算したサンプル数は少なく、帯域幅の変化も僅かです。

次のステップとして、CST DSで最適化した寸法を使用してCST MW STUDIO（CST MWS）の3次元モデルを作成しました。この過程ではMTEE部のモデリングが重要なポイントとなります：3本のアームの長さはライブラリ定義では0ですが、物理的な長さを考慮して、給電点を1つめのセクションのアームに沿って僅かに移動させます。モデルレイアウトと寸法の初期値を図5に示します。

最適化したフィルタ応答とCST MWSによるシミュレーション結果を比較しました（図7）。帯域幅はほぼ一致しています。反射損失のバランスを改善するには、チューニングをもう少し進める必要があるでしょう。回路シミュレーションと3次元シミュレーションの結果の差異は、主にフリンジングと側壁の結合効果によるものと考えられます。