Warning: ini_set(): A session is active. You cannot change the session module's ini settings at this time in /home/aetjapan/aetjapan.com/public_html/home/book.php on line 4
AET,Inc

Phase-Locking in High-Performance Systems: From Devices to Architectures

¥ 16,900
著 者:Behzad Razavi
出 版:IEEE Press   /   2003年
ISBN:0-471-44727-7

-位相同期ループ(PLL)技術の論文集-
位相同期ループ(PLL)は、メモリ・マイクロプロセッサ・無線(RF)トランシーバ・ブロードバンドデータ通信システムや他の躍進する分野で、必須の技術となってきています。本書は、1996年に出版された「Monolithic Phase-Locked Loops and Clock Recovery Circuits」を補足し、PLLデバイス・回路・アーキテクチャの観点からPLLに関する最も重要なデータを包括的に編集したものです。

5つのオリジナルチュートリアルと83の論文(過去6年間の進歩を紹介するために選別された論文)は、位相同期システムのデバイスからアーキテクチャの基礎までをとても読みやすい文章で書かれています。アナログおよびディジタル回路設計者は、本書から位相同期ループの広範囲にわたる実践的な情報を得ることができます。

  • チュートリアルではデバイス・遅延ロックループ(DLL)・フラクショナル-N(分数分周方式)シンセサイザ・バング-バングPLL・位相ノイズとジッタのシミュレーション
  • インダクタ・トランスフォーマ・バラクタのような受動デバイスを詳しく解説
  • 様々なタイプの発振器における位相ノイズとジッタを解析した論文
  • 発振器・分周器・位相/周波数検波器の設計を含む、ブロックの構築を中心的に説明
  • タイミングとディジタルアプリケーション・RF合成・およびクロック/データ修復回路に位相同期を用いることで、発生するクロックの問題について書かれた論文

PartI  Original Contribtions
PartII  Devices 
PartIII  Phase Noise and Jitter
PartIV  Building Blocks
PartV  Clock Generation by PLLs and DLLs
PartVI  RF Systhesis
PartVII Clock and Data Recovery